Перспективи наноелектроніки

Тема травневого номера 2008 року журналу Computer (IEEE Computer Society, Vol. 41, No. 5, May 2008) - нові наноелектронні пристрої, їй присвячені три великі статті, представлені членами робочої групи Emerging Research Devices консорціуму International Technology Roadmap for Semiconductors (ITRS) .

На моїй пам'яті вперше авторами відразу трьох статей, опублікованих в одному номері журналу Computer, є одні і ті ж люди. Серед них двоє з російськими прізвищами, а один з авторів - Віктор Жирнов - захищав свого часу кандидатську дисертацію в МФТІ.

Статтю «Нові наномасштабних запам'ятовують і логічні пристрої: критична оцінка» (Emerging Nanoscale Memory and Logic Devices: A Critical Assessment) представили Джеймс Хатчбі, Ральф Кевін, Віктор Жирнов, Джо Брювер і Джордж Бур'янов.

Відповідно до закону Мура, протягом останніх сорока років масштабування технології інтегральних схем, заснованих на комплементарних метало-оксидних напівпровідниках (complementary metal-oxide semiconductor, CMOS), дозволило отримати абсолютно нові класи інформаційних і споживчих продуктів. Однак в наступні п'ятнадцять років буде досягнута межа - розмір атома. Перед індустрією напівпровідників виникає природне запитання: яким чином можна використовувати наномасштабних матеріали і структури для розробки нової технології обробки інформації, але все ж сумісною зі CMOS?

Хоча все ще неясно, наскільки наномасштабних пристрої будуть задовольняти потреби майбутніх комп'ютерних та комунікаційних додатків, для багатьох додатків, безумовно, виявиться корисним терамасштабний рівень інтеграції, який забезпечувався б в таких пристроях. Ймовірно, на перших порах постачальники будуть інтегрувати наномасштабних пристрої з CMOS, щоб забезпечити можливість використання цієї, все ще набирає зрілість, технології в нових програмах. Наприклад, фізичні особливості нового пристрою можуть надати йому такі характеристики, що воно зможе природним чином замінити складний цифровий блок-прискорювач з істотним зниженням потужності, що розсіюється, підвищенням продуктивності і щільності. У короткостроковій перспективі для додатків буде вимагатися функціональна і технологічна сумісність таких пристроїв з CMOS. У більш далекому майбутньому електронні наноустройства, засновані на зарядах, можливо, будуть доповнюватися однією або декількома технологіями, в яких для подання біта будуть застосовуватися інші види змінних стану. У віддаленій перспективі нова технологія обробки інформації може повністю замінити CMOS.

Для побудови запам'ятовуючих і логічних пристроїв дослідники пропонують безліч технологій «за межами CMOS». У статті згадуються пристрої пам'яті на основі тунельних переходів, пристрої одноразового програмування (fuse / antifuse), наномеханіческіе і іонні технології, сегнетоелектрічеськие канальні транзистори, макромолекулярні та молекулярні технології. Нові логічні наноустройства включають одновимірні структури (1D), одноелектронні транзистори, молекулярні пристрої, феромагнітні пристрої і спінові транзистори.

Протягом двох останніх десятиліть робоча група Emerging Research Devices (ERD) консорціуму ITRS провела кілька симпозіумів, випустила ряд оглядів та активно брала участь в обговореннях цих технологій. Однією з цілей ERD є аналіз того, чи зможе наномасштабних технологія, врешті-решт, замінити CMOS в тих додатках, в яких потрібні масштабовані, високоефективні логічні переключательние схеми з малим енергоспоживанням, або забезпечити можливість виробництва запам'ятовуючих пристроїв з рівнем інтеграції масштабу 22 нм і вище .

У статті представлено колективну думку ERD щодо довготривалого потенціалу наномасштабних запам'ятовуючих і логічних пристроїв для заміни функціонально подібних пристроїв, заснованих на CMOS.

Огляд «Нові дослідницькі архітектури» (Emerging Research Architectures) підготовлений тими ж авторами, що і перша стаття добірки.

Фізична архітектура процесорів піддається істотним змінам для пристосування до виникаючих обмеженням по температурі, що представляє проблему через щільних конфігурацій пристроїв з високим рівнем інтеграції, які працюють на гігагерцевий частотах. Наявні досягнення роблять можливим впровадження в платформу CMOS нових пристроїв і технологій.

Перехід до багатоядерним - симетричним і несиметричним - архитектурам є провідною тенденцією індустрії. У той час як в старших моделях мікропроцесорів стає поширеним багатоядерний формат, доступні комерційні двоядерні продукти і вже з'являються чотирьохядерні кристали. Новою віхою є недавно анонсований 80-ядерний експериментальний чіп ( ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4242283 ). Деякі компанії виробляють пристрої типу багатоядерних, які іноді називають наступним поколінням «програмованих логічних матриць» (field-programmable gate array, FPGA). Якщо говорити більш точно, ці колективи реалізують технологію програмованих масивів об'єктів (field-programmable object array, FPOA), www.mathstar.com .

Аналогічно, многоядерной конфігурацією мають багато систем на кристалі, засновані на спеціалізованих інтегральних схемах (Application-Specific Integrated Circuit, ASIC). Такі багатоядерні архітектури мають складну організацію, що обумовлено застосуванням масштабованих CMOS-технологій, забезпечує більш збалансоване використання пристроїв на кристалі і пом'якшує проблеми охолодження і надійності. Дослідники вважають, що в порівнянні з одноядерними процесорами багатоядерні архітектури можуть привести до підвищення продуктивності на порядок, однак серйозною проблемою є використання декількох елементарних процесорів для отримання виграшу при вирішенні обчислювальних проблем загального класу ( www.eecs.berkeley.edu/Pubs/TechRpts/2006/EECS-2006-183.pdf ).

Нарешті, CMOS забезпечує можливість нововведень в системах пам'яті, джерелах живлення для додатків з низьким енергоспоживанням, в додатках обробки зображень, ідентифікаційних мітках і багатьох інших додатках. Для багатоядерних систем потрібна система межсоединений, яка, в залежності від цільових програм, може бути фіксованою або гнучкою. Гнучкі межсоединения часто виходять шляхом реалізації комутуючих матриць.

Від продуктивності системи межсоединений залежать можливості вибору варіантів архітектури. Так, в «глобально асинхронної, локально синхронної» (globally asynchronous, locally synchronous, GALS) архітектурі до затримок надходження сигналів часу і даних пристосовуються шляхом підтримки синхронного функціонування тільки в локальних процесорах. У більш загальному випадку дослідники пропонують різні види комутуючих систем і відповідних контролерів для комутуючих матриць. При реалізації комутуючих матриць також можливе застосування нових експериментальних пристроїв.

Ті ж автори і у останньої тематичної статті, яка називається «Булева логіка і альтернативні пристрої обробки інформації» (Boolean Logic and Alternative Information-Processing Devices).

У розділі Technology Roadmap for Semiconductors ( www.itrs.net/Links/2007ITRS/2007_Chapters/2007_ERD.pdf ) Пояснюється суть альтернативних логічних технологій, які до 2020 року можуть поповнити технологію логічних пристроїв, засновану на CMOS. У трьох попередніх редакціях цієї глави оцінювалися найбільш значущі альтернативні варіанти логічних пристроїв для високопродуктивної підтримки булевої логіки загального призначення, і робилося висновок, що жодна з цих альтернатив в цьому випадку ще не перевершує CMOS. У версії ERD 2007 вперше ставиться таке питання: чи є у нових пристроїв переваги перед CMOS в зв'язку з тим, що їх фізичні характеристики могли б забезпечити функції обробки інформації, відмінні від функцій булевої логіки загального призначення? Робиться спроба виявити і вивчити найбільш перспективні альтернативні підходи і додатки, в яких можна було б отримати переваги над масштабируемой технологією CMOS.

Будь-який аналіз планованої продуктивності альтернативних пристроїв для небулевих додатків повинен проводитися в контексті архітектурних конфігурацій, з якими, ймовірно, доведеться зіткнутися в майбутньому. Тенденція до створення неоднорідних асиметричних багатоядерних процесорів узгоджується з ідеєю, що майбутні системи стануть підтримувати спеціалізовані співпроцесори, в яких використовувалися б нові пристрої для спеціальних додатків. У традиційній системі загального призначення, заснованої на CMOS, ці співпроцесори і прискорювачі інтегрувалися б в систему у вигляді одного або декількох ядер, призначених для підтримки конкретних операцій. Наприклад, це могли б бути співпроцесори, що підтримують розпізнавання образів або звуку, процесори байєсівського виведення для інтелектуального аналізу даних і т.д.

Поза тематичної добірки в журналі опубліковані три великі статті. Перша стаття, яку написали Джейсон Корсо, Гуанджі Йе, Даріус Буршка і Грегорі Хейджер, озаглавлена «Практична парадигма і платформа людино-машинного взаємодії на основі відео» (A Practical Paradigm and Platform for Video-Based Human-Computer Interaction).

Незважаючи на численні технологічні досягнення, спосіб взаємодії людини з комп'ютером в останні три десятиліття змінювався незначно. У новому столітті «антропоцентричних комп'ютерних систем» фахівці в галузі людино-машинного взаємодії повинні звернути пильну увагу на нові технології побудови сучасних, природних і інтуїтивних інтерфейсів. Однією з таких технологій є відео. Методи машинного зору могли б забезпечити більш розвинену інтерактивність, ніж традиційні пристрої. При наявності вхідних відеосигналів в системах могли б використовуватися дані про жестах і телодвижении декількох користувачів, що сприяло б більш безпосереднього, надійному та ефективному використанню комп'ютерів.